CLIPPEDIMAGE= JP402239651A

PAT-NO: JP402239651A

DOCUMENT-IDENTIFIER: JP 02239651 A

TITLE: SEMICONDUCTOR DEVICE AND MOUNTING METHOD THEREOF

PUBN-DATE: September 21, 1990

INVENTOR-INFORMATION:

NAME

AKIMA, ISAO

KUNITO, SOUICHI

NOSAKA, TOSHIO

NAKAMURA, HIDEAKI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

HITACHI VLSI ENG CORP

COUNTRY

N/A

N/A

APPL-NO: JP01060436

APPL-DATE: March 13, 1989

INT-CL\_(IPC): H01L025/10; H01L023/28; H01L023/50; H01L025/11;

H01L025/18

US-CL-CURRENT: 438/FOR.368,257/730 ,438/109

#### ABSTRACT:

PURPOSE: To contrive the improvement in mounting density by shortening a

distance between semiconductor devices by fitting a projecting part of one

package into a recessed part of another package and electrically connecting the

external terminals for the same signals and the same source voltages of those  $% \left( 1\right) =\left( 1\right) +\left( 1\right) =\left( 1\right) =\left( 1\right) +\left( 1\right) =\left( 1$ 

packages with each other.

CONSTITUTION: A projecting part 3a is formed on one side of a package for

containing a semiconductor chip, and a recessed part 4a is formed on another

side. Also, external terminals 5a which are conducted to a semiconductor chip

9 are arranged on the package planes where the projecting and recessed parts 3a

and 4a are formed. Then, in this package structure, the projecting part 3a of

one package is fitted into the recessed part 4a of another package, and the

10/08/2001, EAST Version: 1.02.0008

external terminals used for the same signals and the same source voltages can be electrically connected with each other. Accordingly, plural semiconductor devices can be electrically connected while the packages which composing each semiconductor device are in contact tightly. Thus, the intervals among the semiconductor become shorter and the mounting density can be improved.

COPYRIGHT: (C) 1990, JPO&Japio

in the second

40 特許出願公開

# 母 公 開 特 許 公 報 (A) 平2-239651

Øint. Cl. ⁵

脸別記号

庁内整理番号

母公開 平成2年(1990)9月21日

H 01 L 25/10 23/28

J 6412-5F 7638-5F

H 01 L 25/14

Ζ×

---

審査請求 未請求 請求項の数 3 (全10頁)

**公発明の名称** 半導体装置およびその実装方法

②特 联 平1-60436

**20**出 **頁** 平1(1989)3月13日

**⑰発明者,秋間** 

the statement of

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

**⑰**発明者 国 戸 総 一

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内 東京都千代田区神田駿河台4丁目6番地

夏京都小平市上水本町5丁目20番1号

⑪出 顧 人 株式会社日立製作所

の出 願 人 日立超エ

日立超エル・エス・ア

イ・エンジニアリング

株式会社

四代 理 人 弁理士 筒井 大和

最終頁に続く

切 和 書

1. 発明の名称

半導体装置およびその実装方法

- 2. 特許請求の範囲
  - 1. 半導体チャブを収容するパッケージの一面に 凸部を形成し、かの他面に凹部の形成された形成 もに、前記凸部、および凹部の形成された部の ケージ面に約記半導体チャブと導通する外部 子を配置することによって、一の約記回路と、 前記凸部と、他のパッケージの同一信号、よ が同一電源電圧用の外部電子同士を導通さる半導 は変置。
  - 2.請求項1記載の半導体装置を配線基板上に複数実装する際、前記一のパッケージの凸面と他のパッケージの凹部とを嵌合することによって、これらパッケージを備える半導体装置同士を着脱自在に接合することを特徴とする半導体装置の実装方法。

- 3. 請求項1記載の半導体装置を配線基板上に復 数実装する際、前記パッケージ同士を嵌合する ことによって、これらパッケージを備える半導 体装置を配線基板の実装面に対して垂直な方向 に積み重ねることを特徴と半導体装置の実装方 法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置技術に関し、特に、半導体チップを収容するパッケージ構造技術に関する ものである。

〔従来の技術〕

近年、電子装置の小形化、高級能化の観点から、配験基板上に実装されるしましパッケージの高密度実装化が進められている。そして、しましパッケージの高密度実装化に伴い、しましパッケージには、しました。プインドリングを可能にしたりするという基本的な機能の他に高密度実装化のための様々な機能が要求されている。

LSIパッケージ根準については、日極マダロウヒル社発行、「日極エレクトロニクス別番覧とマイクロデバイセズ、1984年6月11日」P129~168に記載があり、DIPに代表されるピン様人形のパッケージやQPP中SOJに代表される歴実装形のパッケージについて、それらの構造やそれらを構成するパッケージ構造について、彼りされている。

ところで、従来、このようなしS(パッケージを配離基板上に実装するには、片面、両面いずれの実装方式でも、複数のLS(パッケージを配線基板の平面上、水平方向に実装していた。

### (発明が解決しようとする課題)

ところが、複数のLSIパッケージを配職基板の平面上、水平方向に実装する使来の技術においては、実装が水平方向に展開されるため、LSIパッケージの大面積化、配職基板に構成される倒路機能の拡張、あるいは配信容量の増加に伴って、配職基板の面積も大面積化しなければならなかっ

の一面に凸部を形成し、かつ地面に凹部を形成しているとともに、前記凸部、および凹部の形成された パッケージ 面に前記半導体チップと導達する 外の 音子 を配置する ことに マケージの 育記 はいっかった の はいっかった はいっかった はいっか 一 で の が 高 と はいっか 一 で 源電圧用の外部 端 で ある。

また、半導体質度を配線基板上に複数変装する際、前記一のパッケージの凸部と他のパッケージの凹部とを嵌合することによって、これらパッケージを備える半導体装置同士を着製自在に接合する半導体装置の変変方法である。

さらに、半導体装置を記載基板上に複数実装する際、前記パッケージ同士を嵌合することによって、これらパッケージを構える半導体装置を記載 基板の実装面に対して垂直な方向に積み重ねる半導体装置の実装方法である。

#### 〔作用〕

上記した第1の手段によれば、複数の半導体装

た.

また、配筆基板上に登路が構成された後、その配準基板とは登場したり、あるいはメモリ製品であれば配信容量を増加させたりすることはできなかった。したがって、例えばメモリ製品の場合、記憶容量を増加させるには、複数を組み込む電子製置も大売化していた。

本発明は上記無難に着目してなされたものであり、その目的は、LSIバッケージの実装密度を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明細者の記述および添付国面から明らかに . なるであろう。

#### [課題を解決するための手段]

本職において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、以下のとおりで ある。

すなわち、半導体チップを収容するパッケージ

度を、各半導体装置を構成するパッケージ同士が密着した状態で導通させることができるため、半導体装置間の間隔が短くなり、実装密度を向上させることが可能となる。

第2の手段によれば、半導体装置の著脱が可能 になるため、故障した半導体装置のみを取り替え たり、半導体装置の著脱により回路機能や記憶容 量等を適宜変えたりすることが可能となる。

حيض

第3の手段によれば、半導体装置の実装が、配 雑基板の実装面に対して水平方向に展開されるの みならず、実装面に対して発直な方向にも展開さ れるため、健来と同じ実装面硬であっても従来よ りも実装数を増加させることが可能である。

#### 〔実施例1〕

第1回は本発明の一実施例である半導体装置のパッケージ外観を示す斜視図、第2回は第1回のローエ準斯図図、第3回はこの半導体装置を複数機の重ねた状態を示す断面図、第4回はこの半導体装置を配線基板上に実装した状態を示す斜視図、第5回は配線基板上における半導体装置の積み重

ね状態を示す斜視因である。

まず、本実施例1の半導体衰費の構造を第1団 ~第3団により世界する。

本実施例 1 の半導体装置 1 a は、第 1 国に示すように、パッケージ 2 a の上面の中央部に、例えば四角柱状の凸部 3 a が形成され、かつ第 2 団に示すように、パッケージ 2 a の裏面に回路 4 a が形成された世路モールド型のパッケージ構造となっている。

凸部3aの形成されたパッケージ2aの上面には、42Tロイ等からなる複数の外部リード(外部雑子)5aがパッケージ2aの周辺方向に沿って並設されている。そして、これら外部サード5aは、パッケージ2aの側面に沿って重直に折曲し、さらに凹部4aの形成されたパッケージ2aの裏面に形成された沸部8aに保持されている。

一方、第2回に示すように、外部リード5zと 一体成型されてなる内部リード1は、パッケージ

重ねた際、各半導体装置1aの同一の外部リード 5a.5a同士が電気的に接続される構造となっ ている。

なお、パッケージ2 a の上面の一隔には、複数のパッケージ2 a . 2 a 同士を積み重ねる際、極性や接続する外部リード5 a . 5 a 同士を間違えないように、目印Mが刻及されている。

このようなパッケージ構造の半導体装置を製造するには、例えば次のようにする。

すなわち、まず、リードフレームにおけるダイバッド11上に半導体チップ 9 を接合し、半導体チップ 9 のボンディングパッドとリードフレームの内部リード 7 とをワイヤボンディング 8 によって接合した後、このリードフレームを所定の全型に収めて半導体チップ 9 を樹脂によってモールドしパッケージ 2 a を形成する。

次いで、樹脂が硬化した後、樹脂から露出する 外部リード 5 a を所定長で切断し、パッケージ 2 a を上記リードフレームの外枠から分離した後、 外部リード 5 a をパッケージ 2 a の側面に沿って 2 a の内部に埋設されており、その一端は、金、 あるいは関等からなるボンディングワイヤ 8 そ介 して所定の無限回路が構成された半導体チップ 9 の間示しないボンディングパッドと電気的に接続 されている。この半導体チップ 9 は、例えばエポ キシ樹脂からなる接合剤 1 0 により、 4 2 アロイ 等からなるダイパッド 1 1 上に接合されている。

パッケージ2aの上記した凹部4aは、このパッケージ2aと同一形状の他のパッケージ2aのの凸部3aを嵌め合わせた際、その凸部3aを保持できる形状、および寸法となっているため、第3回に示すように、各パッケージ2aの凸部3aと凹部4aとを嵌合して固定し、複数の半導体装置1a,1a両士を被み重ねることが可能な構造となっている。

そして、本実施例1の半導体装置1 a は、同一信号、および同一電源電圧用の外部リード 5 a の一部がパッケージ 2 a の上面と、パッケージ 2 a の裏面とに配置されているため、複数の半導体装置1 a . 1 a をパッケージ 2 a の高さ方向に積み

整直に折曲し、さらにパッケージ2aの裏面に形成された講話6aで保持させる。

次に、本実施例1の半導体装置1の実装方法を 第4回、および第5回により説明する。なお、配 糖基板のランド上に半導体装置1aを実装する方 法(第4回により説明)は従来技術と同じである。

<u> ---</u>

その後、リフローはんだ付け法、あるいはVPS (Yapor Phase reflow Soldering) 法等により、はんだを溶かしはんだ付けを行い、配額基板12上に半導体装置1aそ実装する(第4図)。

次に、配線基板12に実装された半導体装置1 aのパッケージ2 aの目印M (第4間参照)と、その上に積み重ねて実装する半導体装置1 aのパッケージ2 aの目印Mとを合わせた状態で、下方のパッケージ2 aの凸部3 aと、その上に積み重ねて実装するパッケージ2 aの回路4 a (第2間参照)とを嵌め合わせる。

そして、下方のパッケージ2 a の上層に位置する外部リード5 a とその上方に破み重ねるパッケージ2 a の裏面に位置する外部リード5 a とが確実に導達状態となるように上方のパッケージ2 a を押し込み、半導体装置 l a を配達基板 l 2 の変装面 A に対して重複な方向に破み重ねる(第5間)。

この際、本実施例1では、半導体装置1 a. l a 同士を考取合在の状態にしておくが、パッケージ2 a の凸部3 a、または凸部3 a を嵌め込む図部4 a にエポキシ樹脂等の接着剤を塗布し、これらパッケージ2 a. 2 a 同士を接着し、半導体装置1 a. 1 a 同士を確実に固定しても良い。

(5)、上記(1)、(4)により、配額長が短くなるため、 外来ノイズの影響を受けにくくなり、信頼性の高 い信号の後受が可能となる。

#### [実施例2]

第6間は本発明の他の実施例を示す半導体装置のパッケージ外観を示す斜視団、第7回は第6回で示した半導体装置の観み重ね状態を示す斜視図、第8回は第6回で示した半導体装置を配線基板上に実装した状態を示す斜視図である。

第6図に示すように、本実施例2の半導体装置 1 b は、パッケージ2 b の上面の一部に四角柱状 の凸部3 b が形成され、かつパッケージ2 b の裏 面に凹部4 b が形成された樹脂モールド形のパッ ケージ構造となっている。

凸部3 bには、コ字状に折曲した複数の外部リード5 bが、パッケージ2 bの長手方向に並設されている。そして、外部リード5 bの一緒は、パッケージ2 bの上面に形成された溝部 6 bにより保持されている。

パッケージ2bの上面の四隅には、小凸部3c

このように本実施例!によれば、以下の効果を 得ることができる。

(1)、パッケージを a. 2 a を書着した状態で半導体装置 l a. l a 間士を導達することができるため、半導体装置 l a. l a 間の間隔が緩くなり、実装密度を高密度化することができる。

は、半導体装置1aを配款基収12の実装面 A に 対して水平な方向に実施するのみならず、実装面 A に対して重変な方向に被み重ね実施することが できるため、提来と同じ実装面積であっても、徒 来よりも多くの半導体装置1aを実装することが 可能となる。

(3)・ 機み重ねた複数の半導体装置1 a 同士を考別 自在の状態に固定しておけば、故障した半導体装 置1 a のみを取り着えたり、半導体装置1 a の者 戦により回路機能や記憶容量等を適宜変えたりす ることが可能となる。

(4). 上記(1)により、各パッケージ2 a , 2 a 間の配数長が従来技術に比べて短くなるため、信号の伝達速度を高速にすることが可能となる。

が形成されており、これと同一形状のパッケージ構造の他の半導体装置 I b を積み重ねた解、その固定度を高め、かつ接続される外部リード 5 b の位置がずれてしまうことを防止する構造となっている。

一方、個都 4 b における一側面には、複数の外 部リード 5 b が、パッケージ 2 b の長手方向に沿 って並設されている。

===

また、パッケージ2 bの裏面の四隅には、パッケージ2 b. 2 bを嵌め合わせた際、上記した小凸部3 cを嵌め込むための小凹部4 c (第10図) が形成されている。

なお、凸部3 b の一緒には、複数の半導体装置 1 b, 1 b 同士を積み重ねる際、極性等を間違え ないようにするために目印Mが刻設されている。

本実施例 2 においても第 7 回に示すようにパッケージ 2 b。 2 b の凸部 3 b と回部 4 b とを嵌合し、これらパッケージ 2 b。 2 b を固定して半導体装置 1 b。 1 b 両士を積み置ねることが可能な構造となっている。そして、凸部 3 b と回部 4 b

に形成された外部リード5 b、5 bが電気的に値 続される構造となっている。

ところで、このようなパッケージ構造の半導体 装置1 b を配額基板上に実装するには、第8回に 示すように、例えば予め配額基板12上にソケット14 a を接続しておき、このソケット14 a に 半導体装置1 b を実装する。

とともに、これと複合するパッケージ面に凸部に 対応する複数の凹部を形成しても良い。

また、前記実施例1.2においては、凸部を四角性状とした場合について説明したが、これに限定されるものではなく、例えば第9回に示すように半導体変置1cを構成するパッケージ2cの上面の一部にテーパ状の凸部3dを形成しても良い。

また、前記実施例 2 においては、半導体装置を 記載基板に実装する際、予め配達基板にパッケー ジの凹部用のソケットを実装した場合について説明したが、これに限定されるものではなく、例えば第10回に示すように、ソケット14 b に凹状の挿入部19を設け、この挿入部19にパッケージ2 b の凸部 3 b を嵌合し、半導体装置1 b を配線基板 1 2 上に実装しても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である樹脂 モールド形のパッケージを備える半導体装置に適 用した場合について説明したが、これに限定され ず種々適用可能であり、例えばセラミック形のパ また、ソケット 1 4 a の資品に形成された小凸 状部 1 8 は、パッケージ 2 b の裏面の四隔に形成 された小回部 4 c (第 1 0 回)に嵌め合わせるた めの実品能である。

なお、半導体装置10の積み重ね方法は、実施 例1と同じである。

本実施例 2 によれば、実施例 1 の(1) ~(3) の効果の他に、複数の手導体装置 1 b を配線基板 1 2 の実装面に対して垂直な方向に実装した際、最下方の手導体装置 1 b b 自由に取り替えることができる効果がある。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例1.2に限定されるものではなく、その要旨を 急戦しない範囲で様々変更可能であることはいう までもない。

例えば、前紀実施例1においては、一つのパッケージの間に一つの凸部を形成した場合について 説明したが、これに限定されるものではなく、例 えば一つのパッケージ面に複数の凸部を形成する

ッケージを備える半導体装置に適用しても良い。 【発明の効果】

本職において関示される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

すなわち、第1に、複数の半導体装置を、各半導体装置を構成するパッケージ同士を密着した状態で導通することができるため、半導体装置間の関係が短くなり、実装密度を向上させることが可能となる。

حجت

第2に、半導体装置の者脱が可能になるため、 故障した半導体装置のみを取り替えたり、半導体 装置の者限により回路機能や記憶容量等を適宜使 えたりすることが可能となる。

第3に、半導体装置の実装が配線基板の実装面に対して水平な方向のみならず、実装面に対して 垂直な方向に展開されるため、従来と同じ実装面 銀であっても従来より多くの半導体装置を実装す ることが可能となる。

4 図面の簡単な説明

## 特開平2-239651(6)

第1回は木具明の一実施例である単雄体兼置の パッケージ外腺を示す鼻視器。

第2回は第1回のミー豆練新運団、

第3間はこの半導体装置を複数機の重ねた状態 を示す新層圏、

第4回はこの半導体装置を配線基板上に実装し た状態を示す終視園、

第5回は配額基板上における半導体整置の整み 重ね状態を示す斜視圏、

第6回は木発明の他の実施例を示す半導体装置 のパッケージ外観を示す斜祖園、

第7回は第6回に示した半導体整度の確み重ね 状態を示す斜視圏、


第8間は第6間に示した半導体装置を配線基板 上に実装した状態を示す斜視圏、

第9回は実施例のさらに他の実施例である半導 体装置のパッケージ外観を示す斜視園、


第10回は実施例2で示したコネクタの変形例 を示す斜視面である。


la, 1b, 1c···半導体装置、2a, 2


b. 2c · · · // - / - 3 a . 3 b . 3 d · 5 b · · · 外部 単体チップ、10・・・接合剤、11 ド、12・・・配装基板、13・ ・・ランド、14a.14b・・・ソケット、1 ・・・凸状部、16・・・接触子、17・・・ 宿み毎、18・・・小凸状態、19・・・挿入部、




2a:パッケージ 3a:凸や 5a:かやりード (外や端子)









## 5 RPI



10/08/2001, EAST Version: 1.02.0008









-276-

第 9 図





-277-

10/08/2001, EAST Version: 1.02.0008

第1頁の統合

**動Int. Cl. <sup>8</sup> 業別記号 庁内整理番号** H 01 L 23/50 R 7735-5F 25/11 25/18

砂発明者 野坂 寿雄 東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

⑦発 明 者 中 村 英 明 東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内